# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-019156

(43)Date of publication of application: 23.01.1998

(51)Int.Cl.

F16K 31/06

(21)Application number: 08-170420

F16K 31/06

(22)Date of filing:

28.06.1996

(71)Applicant: DAIKIN IND LTD

(72)Inventor:

SAKAGUCHI YOSHIHIKO


NAGASHIMA KENJI

# (54) SOLENOID VALVE DRIVING METHOD AND ITS DEVICE

### (57)Abstract:

PROBLEM TO BE SOLVED: To arbitarily facilitate the generation and adjustment of dither current by setting a plurality of pulse amplitude modulation cycles to be one cycle of dither current, performing addition and subtraction for off-setting duty per pulse amplitude modulation cycle, and thereby setting pulse amplitude modulation duty.

SOLUTION: PWM pulse signals are given to a PWM circuit 2 by a microcomputer 1 so as to allow the aforesaid circuit 2 to be turned on/off, and pulse amplitude modulated drive voltage is thereby applied to an electromagnetic proportion control valve 3. Energizing current for the electromagnetic proportion control valve 3 is detected by a current detection circuit 4, and the aforesaid energizing current is controlled by means of feed-back operations. In this place, PDI control is executed by a PDI control part 1a inputting both target energizing current and feed-back signals so as to allow a drive current command to be outputted, and duty (pulse amplitude modulation duty) for PWM control is computed (1b) based on the aforesaid command, the aforesaid duty is added (1d) to duty of dither's portion from an output part 1c, so that a PWM pulse signal is thereby generated.



#### LEGAL STATUS

[Date of request for examination]

30.04.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

# (11)特許出願公開番号

# 特開平10-19156

(43)公開日 平成10年(1998) 1月23日

(51) Int.Cl.*	識別記号	庁内整理番号	FΙ		技術表示箇所
F 1 6 K 31/06	310	0380-3K	F16K 31/06	3 1 0 Z	
	320	0380-3K		320A	

#### 審査請求 未請求 請求項の数6 OL (全 13 頁)


(21)出願番号	特顯平8-170420	(71)出願人	000002853
			ダイキン工業株式会社
(22) 山腐日	平成8年(1996)6月28日		大阪府大阪市北区中崎西2丁目4番12号
			梅田センタービル
		(72)発明者	阪口 仁彦
			滋賀県草津市岡本町字大谷1000番地の2
			ダイキン工業株式会社出質製作所内
		(72)発明者	長島 健二
		1	滋賀県草津市岡本町字大谷1000番地の2
			ダイキン工業株式会社出質製作所内
		(74)代理人	弁理士 津川 友士

## (54) 【発明の名称】 電磁弁駆動方法およびその装置

### (57)【要約】

【課題】 PWM制御によって電磁弁を駆動する装置に おいて、任意のディザ電流の生成および調節を簡単に達 成する。

【解決手段】 電磁弁3と、この電磁弁3の駆動を制御するパルス幅変調回路2とを含む電磁弁駆動装置において、複数のパルス幅変調周期をディザ電流の1周期に設定し、ディザ電流を生成するためのオフセット用のデューティを得、目標とする電磁弁駆動電流を得るためのパルス幅変調デューティをディザ電流周期毎に算出し、複数回のパルス幅変調サイクルで所定のディザ電流波形が得られるように、1パルス幅変調周期毎にパルス幅変調デューティに対してオフセット用のデューティを加減算することによりパルス幅変調回路2に与えるパルス幅変調のデューティを設定する。



#### 【特許請求の範囲】

【請求項1】 電磁弁(3)と、この電磁弁(3)の駆動を制御するバルス幅変調回路(2)とを含む電磁弁駆動装置において、複数のバルス幅変調周期をディザ電流の1周期に設定し、ディザ電流を生成するためのオフセット用のデューティを得、目標とする電磁弁駆動電流を得るためのバルス幅変調デューティをディザ電流周期毎に算出し、複数回のバルス幅変調サイクルで所定のディザ電流波形が得られるように、1パルス幅変調周期毎にバルス幅変調デューティに対してオフセット用のデュー 10ティを加減算することによりバルス幅変調回路(2)に与えるバルス幅変調のデューティを設定することを特徴とする電磁弁駆動方法。

1

【請求項2】 オフセット用のデューティは予め設定した固定値である請求項1 に記載の電磁弁駆動方法。

【請求項3】 オフセット用のデューティは目標とする 電磁弁駆動電流から算出された値である請求項1に記載 の電磁弁駆動方法。

【請求項4】 電磁弁(3)と、この電磁弁(3)の駆動を制御するバルス幅変調回路(2)とを含む電磁弁駆 20動装置において、複数のバルス幅変調周期をディザ電流の1周期に設定する設定手段と、ディザ電流を生成するためのオフセット用のデューティを出力するオフセット用デューティ出力手段(1 c)(1 c)と、目標とする電磁弁駆動電流を得るためのバルス幅変調デューティをディザ電流周期毎に算出するパルス幅変調デューティ集出手段(1 a)(1 b)と、複数回のバルス幅変調サイクルで所定のディザ電流波形が得られるように、1パルス幅変調周期毎にバルス幅変調デューティに対してオフセット用のデューティを加減算することによりバルス 30幅変調回路(2)に与えるバルス幅変調のデューティを設定するデューティ設定手段(1 d)とを含むことを特徴とする電磁弁駆動装置。

【請求項5】 オフセット用デューティ出力手段(1 c)は、オフセット用のデューティとして予め設定した 固定値を出力するものである請求項4 に記載の電磁弁駆動装置。

【請求項6】 オフセット用デューティ出力手段(1 c )は、オフセット用のデューティとして目標とする電磁弁駆動電流から算出された値を出力するものである請 40 求項4に記載の電磁弁駆動装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は電磁弁駆動方法およびその装置に関し、さらに詳細にいえば、パルス幅変調回路を用いて種々の電磁弁を駆動する電磁弁駆動方法およびその装置に関する。

[0002]

【従来の技術】電磁弁の駆動方式として種々の方式が知 (3) られているが、電流増幅部の構成の簡素化、消費電流の 50 る方式

低減などを達成できるという利点に着目してバルス幅変調(以下、PWMと略称する)回路を用いる方式が一般的に採用されている。このPWM回路を用いて、電磁弁の一種である電磁比例制御弁を駆動する電磁弁駆動装置の一例を図1に示す。

【0003】図1において、マイクロコンピュータ101によってPWM回路102にバルス状の制御信号を供給してPWM回路102をON-OFFさせ、PWM回路102によりバルス幅変調された駆動電流を電磁比例制御弁103に供給する。そして、電磁比例制御弁103の通電電流を電流検出回路104により検出してマイクロコンピュータ101にフィードバックし、電磁比例制御弁103の通電電流が目標値になるように制御する

【0004】一方、電磁比例制御弁の駆動電流に対する制御流量は、図2に示すように、駆動電流の増加時と減少時とで互いに異なる、いわゆるヒステリシス特性を有しているので、正確な流量制御を行う場合に支障をきたすことがある。ここで、ヒステリシス特性を持つ要因としては、材料のヒステリシスと、スプールの静摩擦の影響に起因するヒステリシスに対しては、材質の選択により対処することが一般的である。スプールの静摩擦の影響に起因するヒステリシスに対しては、流量を制御する本来の駆動電流に対して所定の交流電流(ディザ電流)を重畳し、スプールを常に徴振動させておくことによってスプールの静摩擦に起因するヒステリシス特性を改善することが一般的に行われている。

【0005】また、流量を制御する本来の駆動電流に対して重畳されるディザ電流を生成する方式として、以下の3つの方式が提案されている。

(1) PWM周期をディザ電流周期とする方式 電磁比例制御弁をPWM制御方式で駆動した場合、駆動 電流は電磁比例制御弁のソレノイドの特性(インダクタ ンス成分、抵抗成分)によって図3に示すように、PW M周期中において指数関数的に増減し、ディザ電流を重 畳した場合と同等の効果を得ることができる。

【0006】そして、この方式を採用した場合には、ディザ電流を生成するための処理、電気回路を特別に設ける必要がないので、全体として構成を簡素化することができる。

(2) PWM周期を変更する方式(特開昭62-165 083号公報参照)

電磁比例制御弁の駆動電流の大きさに応じてPWM周期 を変更して必要なディザ電流振幅を確保することができ る。

【0007】したがって、駆動電流の全範囲においてディザ電流の振幅を任意に設定することができる。

(3)駆動電流の直流分にディザ電流をアナログ加算する方式

3

この方式は、図5に示すように、マイクロコンピュータ 201から出力されるパルス状の制御信号を積分回路2 02により積分し、ディザ電流波形生成回路203から 出力されるディザ電流波形と積分回路202から出力さ れる積分信号とを加算器204によりアナログ的に加算 する。そして、加算器204からの出力信号を比較回路 205に供給して所定の基準信号(例えば、ディザ電流 波形よりも周波数が高い三角波信号)との大小を比較 し、比較回路205から出力される比較結果信号をPW M回路206に供給してPWM回路206をON-OF Fさせ、PWM回路206によりパルス幅変調された駆 動電流を電磁比例制御弁207に供給する。そして、電 磁比例制御弁207の通電電流を電流検出回路208に より検出してマイクロコンピュータ201にフィードバ ックし、電磁比例制御弁207の通電電流が目標値にな るように制御する。

【0008】したがって、この方式を採用した場合に は、ディザ電流波形を任意に設定することができる。 [0009]

【発明が解決しようとする課題】前記(1)の方式を採 20 用した場合には、ディザ電流波形がソレノイドの特性に 左右されるのであるから、最適なディザ電流波形が得ら れる保証が全くないという不都合がある。また、ディザ 電流の振幅はPWM制御のデューティ(パルス幅変調デ ューティ)、すなわち目標駆動電流によっても変動する ので(図4中(A)~(F)参照)、駆動電流が小さい 領域ではPWM制御のデューティが低デューティになり 【図4中(E)参照】、駆動電流が大きい領域ではPW M制御のデューティが高デューティになり (図4中

(C)参照)、何れの領域においても、図4中(D)

(F) に示すように、ディザ電流の振幅が小さくなって しまう。そして、ディザ電流の振幅が小さい場合には、 ヒステリシス特性を余り改善することができなくなって しまう。逆に、ディザ電流の振幅が大きい場合には、電 磁比例制御弁や配管にうなりを生じてしまう可能性があ る。

【0010】前記(2)の方式を採用した場合には、デ ィザ電流の振幅を任意に設定できるので、(1)の方式 の不都合を解消させることができるが、ディザ電流の周 波数、振幅の双方をそれぞれ任意に設定することは到底 40 不可能である。前記(3)の方式を採用した場合には、 ディザ電流の波形を任意に設定することができるので、

(2)の方式の不都合を解消させることができるが、図 5から明らかなように、全体としての構成が複雑化する とともに、ディザ電流波形の調節を行う場合には、回路 定数の変更が必要であり、しかも回路定数の変更のため の処理が著しく煩雑である。

#### [0011]

【発明の目的】この発明は上記の問題点に鑑みてなされ

置において、任意のディザ電流の生成および調節を簡単 に達成することができる電磁弁駆動方法およびその装置 を提供することを目的としている。

#### [0012]

【課題を解決するための手段】請求項1の電磁弁駆動方 法は、電磁弁と、この電磁弁の駆動を制御するパルス幅 変調回路とを含む電磁弁駆動装置において、複数のパル ス幅変調周期をディザ電流の1周期に設定し、ディザ電 流を生成するためのオフセット用のデューティを得、目 標とする電磁弁駆動電流を得るためのパルス幅変調デュ ーティをディザ電流周期毎に算出し、複数回のパルス幅 変調サイクルで所定のディザ電流波形が得られるよう に、1パルス幅変調周期毎にパルス幅変調デューティに 対してオフセット用のデューティを加減算することによ りパルス幅変調同路に与えるパルス幅変調のデューティ を設定する方法である。

【0013】請求項2の電磁弁駆動方法は、オフセット 用のデューティとして予め設定した固定値を採用する方 法である。請求項3の電磁弁駆動方法は、オフセット用 のデューティとして目標とする電磁弁駆動電流から算出 された値を採用する方法である。請求項4の電磁弁駆動 装置は、電磁弁と、この電磁弁の駆動を制御するバルス 幅変調回路とを含む電磁弁駆動装置において、複数のパ ルス幅変調周期をディザ電流の1周期に設定する設定手 段と、ディザ電流を生成するためのオフセット用のデュ ーティを出力するオフセット用デューティ出力手段と、 目標とする電磁弁駆動電流を得るためのパルス幅変調デ ューティをディザ電流周期毎に算出するパルス幅変調デ ューティ算出手段と、複数回のパルス幅変調サイクルで 所定のディザ電流波形が得られるように、1パルス幅変 調周期毎にパルス幅変調デューティに対してオフセット 用のデューティを加減算することによりパルス幅変調回 路に与えるパルス幅変調のデューティを設定するデュー ティ設定手段とを含んでいる。

【0014】請求項5の電磁弁駆動装置は、オフセット 用デューティ出力手段として、オフセット用のデューテ ィとして予め設定した固定値を出力するものを採用して いる。請求項6の電磁弁駆動装置は、オフセット用デュ ーティ出力手段として、オフセット用のデューティとし て目標とする電磁弁駆動電流から算出された値を出力す るものを採用している。

## [0015]

【作用】請求項1の電磁弁駆動方法であれば、電磁弁 と、この電磁弁の駆動を制御するパルス幅変調回路とを 含む電磁弁駆動装置において、複数のパルス幅変調周期 をディザ電流の1周期に設定し、ディザ電流を生成する ためのオフセット用のデューティを得、目標とする電磁 弁駆動電流を得るためのパルス幅変調デューティをディ ザ電流周期毎に算出し、複数回のパルス幅変調サイクル たものであり、PWM制御によって電磁弁を駆動する装 50 で所定のディザ電流波形が得られるように、1パルス幅 20

変調周期毎にパルス幅変調デューティに対してオフセッ ト用のデューティを加減算することによりパルス幅変調 回路に与えるパルス幅変調のデューティを設定するので あるから、駆動電流の大きさに影響されることなく、デ ィザ電流波形を任意に生成することができ、制御流量の 如何に拘らず、スプールの静摩擦に起因するヒステリシ ス特性を改善して、正確な流量制御を達成することがで

5.

【0016】請求項2の電磁弁駆動方法であれば、オフ セット用のデューティとして予め設定した固定値を採用 10 するのであるから、オフセット用のデューティの算出を 電磁弁の駆動の都度特別に行う必要がなくなるほか、請 | 求項 | と同様の作用を達成することができる。請求項 3 の電磁弁駆動方法であれば、オフセット用のデューティ として目標とする電磁弁駆動電流から算出された値を採 用するのであるから、ディザ電流波形を精度よく生成す ることができるほか、請求項1と同様の作用を達成する ことができる。

【0017】請求項4の電磁弁駆動装置であれば、電磁 弁と、との電磁弁の駆動を制御するパルス幅変調回路と を含む電磁弁駆動装置において、設定手段によって、複 数のパルス幅変調周期をディザ電流の1周期に設定し、 オフセット用デューティ出力手段によって、ディザ電流 を生成するためのオフセット用のデューティを出力す る。また、パルス幅変調デューティ算出手段によって、 目標とする電磁弁駆動電流を得るためのパルス幅変調デ ューティをディザ電流周期毎に算出する。そして、デュ ーティ設定手段によって、複数回のパルス幅変調サイク ルで所定のディザ電流波形が得られるように、1パルス 幅変調周期毎にパルス幅変調デューティに対してオフセ 30 ット用のデューティを加減算することによりパルス幅変 調回路に与えるパルス幅変調のデューティを設定する。 【0018】したがって、駆動電流の大きさに影響され ることなく、ディザ電流波形を任意に生成することがで き、制御流量の如何に拘らず、スプールの静摩擦に起因 するヒステリシス特性を改善して、正確な流量制御を達 成することができる。請求項5の電磁弁駆動装置であれ ば、オフセット用デューティ出力手段として、オフセッ ト用のデューティとして予め設定した固定値を出力する ものを採用しているのであるから、オフセット用のデュ 40 ーティの算出を電磁弁の駆動の都度特別に行う必要がな くなるほか、請求項4と同様の作用を達成することがで きる。請求項6の電磁弁駆動装置であれば、オフセット 用デューティ出力手段として、オフセット用のデューテ ィとして目標とする電磁弁駆動電流から算出された値を 出力するものを採用しているのであるから、ディザ電流 波形を精度よく生成することができるほか、請求項4と 同様の作用を達成することができる。

[0019]

の実施の態様を詳細に説明する。図6はこの発明の電磁 弁駆動装置の一実施態様を示すブロック図である。との 装置は、マイクロコンピュータ1によってPWM回路2 にパルス状の制御信号を供給してPWM回路2をON-OFFさせ、PWM回路2によりパルス幅変調された駆 動電圧を電磁比例制御弁3に印加する。そして、電磁比 例制御弁3の通電電流を電流検出回路4により検出して マイクロコンピュータ1にフィードバックし、電磁比例 制御弁3の通電電流が目標値になるように制御する。

【0020】また、前記マイクロコンピュータ1は、目 標駆動電流および電流検出回路4からのフィードバック 信号を入力としてPID(比例、積分、微分)制御(ま たはPI制御)を行って駆動電流指令を出力するPID 制御部laと、駆動電流指令を入力としてPWM制御の デューティ (パルス幅変調デューティ)を算出するPW M制御デューティ算出部1 b と、ディザ分のデューティ (オフセット用のデューティ)を出力するディザ分デュ ーティ出力部 1 c と、PWM制御のデューティとディザ 分のデューティとを加算する加算部 1 dとを含んでお り、加算部1 d から出力される加算結果に対応するデュ ーティのPWMパルス信号(パルス状の制御信号)をP WM回路2に供給している。

【0021】ここで、ディザ分のデューティは、例え は、このデューティとして適当な値を設定して目標駆動 電流を変化させ、実際に使用する駆動電流範囲において 最適なディザ電流波形が得られるディザ分のデューティ を選択することにより得られるので、ディザ分デューテ ィ出力部1cは、このようにして得られたディザ分のデ ューティを出力する。

【0022】PID制御部1aは、例えば、目標駆動電 流と検出された駆動電流の平均値との偏差eに基づいて 駆動電流指令Ι (= (e+Σe/Ti)+Kp) (ただ し、Tiは積分定数、Kpは比例定数)を算出する。そ して、PWM制御のデューティdと駆動電流指令1との 間には I = K 1 (d - K 2) (ただし、K 1, K 2 は試 験的に求められる定数)の関係があるので、PWM制御 デューティ算出部1bにおいて、d=1/K1+K2の 演算を行うことによりPWM制御のデューティを算出す る。

【0023】図7は図6の電磁弁駆動装置における電磁 弁駆動方法を説明するフローチャートである。ステップ SP1においてPWM制御のサイクル数 (パルス幅変調 周期の数であり、以下、PWMサイクル数と称する)が 1 ディザサイクルを構成するPWM制御のサイクル数と 等しくなったか否かを判定する(この判定が設定手段の 一部に相当する)。そして、両者が等しくなったと判定 された場合には、ステップSP2においてPWMサイク ル数をクリアし、ステップSP3において、電磁比例制 御弁のソレノイドを駆動している駆動電流を検出し、そ 【発明の実施の形態】以下、添付図面によってとの発明 50 の平均値を算出し、ステップSP4において、目標駆動

電流および算出した平均値に基づいてPID制御部1a によりPID制御(またはPI制御)を行って駆動電流 指令を得、この駆動電流指令に基づいてPWM制御デュ ーティ算出部 1 bによってPWM制御のデューティを算 出する。

【0024】そして、ステップSP5において、算出さ れたPWM制御のデューティに対してディザ分のデュー ティを加減算して出力デューティを得、ステップSP6 においてPWM回路2に対して出力デューティのPWM パルス信号を供給し、ステップSP7においてPWMサ 10 イクル数をインクリメントし、そのまま一連の処理を終 了する。

【0025】また、ステップSP1において両者が等し くないと判定された場合には、そのままステップSP5 の処理を行う。また、この処理はPWMサイクル毎に行 われる。したがって、ディザサイクルの最初のPWMサ イクルの時にのみ、ソレノイドの駆動電流の平均値を算 出して、目標駆動電流を得るために必要なPWM制御の デューティを算出することが分かる。

【0026】そして、ディザサイクルの他のPWMサイ クルにおいては、前記のPWM制御のデューティに対し てディザ用のデューティを加減算し、得られたデューテ ィに基づいて得たPWMパルスをPWM回路2に供給し てパルス幅変調された駆動電圧を電磁比例制御弁3に印 加して電磁比例制御弁3を動作させることができる。な お、この実施態様においては、ディザ分デューティ出力 部lcとして、予め複数種類のデューティを設定してお いて、PWMサイクル毎に順次とれらのデューティを選 択して出力するものを採用している。

【0027】図8は10PWMサイクルで1ディザサイ クルを構成し、前記予め設定されたデューティとして+ 2 d、+d、0、-d、-2 dを採用した場合における 各部の波形を示す図である。図8中(A)はPWMサイ クル数を示しており、10PWMサイクルが1ディザサ イクルに相当している。そして、図8中(B)に横線で 示すように、各ディザサイクルの最初のPWMサイクル (図8(A)中で(10)0で示されているPWMサイ クル〉において目標駆動電流を得るためのPWM制御の デューティ(PD)を算出する。このデューティは、図 8中(B) において、PD(n+1)、PD(n+2) で示されている。

【0028】このようにして算出されたPWM制御のデ ューティは、図8中(C)に示すように、次のディザサ イクルにおいて採用される。また、ディザ分デューティ 出力部1 cは、図8中(D)に示すように、"O""+ d" "+2d" "+d" "0" "0" "-d" "-2 d" "-d" "0" の順に予め設定されたデューティを 出力する。

【0029】したがって、PWM制御のデューティに対 してディザ分デューティ出力部1cから出力されるデュ 50 より、ディザ電流周期を簡単に変更することができる。

ーティを加算することにより、図8中(E)に示すPW Mパルス信号が得られ (この波形の上部に加算結果を示 してある)、このPWMパルス信号をPWM回路2に供 給し、PWM回路2により得られるPWMパルス電圧を 電磁比例制御弁のソレノイドに印加することにより、図 8中(F)に示すように、PWMサイクル毎に変化する とともに、ディザサイクル毎にPWMサイクル毎の変化 が変化するソレノイド駆動電流を得ることができる。な お、この変化するソレノイド駆動電流の最も高い上部ピ ークと最も低い下部ピークとの差がディザ電流である。 【0030】また、図8において、nはディザサイクル の番号を示す整数である。以上から明らかなように、P WM制御のデューティの算出およびディザ用のデューテ ィの設定によって任意のソレノイド駆動電流を得ること ができるとともに、任意のディザ電流波形を得ることが できる。したがって、スプールの静摩擦に起因するヒス テリシス特性を改善して正確な流量制御を達成すること ができる。図9は4PWM制御サイクルで1ディザサイ クルを構成した場合における各部の信号波形を示す図で ある。なお、この場合には、前記予め設定されたデュー

【0031】図9中(A)はPWMサイクル数を示して おり、4PWMサイクルが1ディザサイクルに相当して いる。そして、図9中(B)に横線で示すように、各デ ィザサイクルの最初のPWMサイクル(図9(A)中で (4) 0で示されているPWMサイクル) において目標 駆動電流を得るためのPWM制御のデューティ(PD) を算出する。このデューティは、図9中(B)におい  $\tau$ , PD (n+1), PD (n+2), PD (n+3)で示されている。

ティとして+d、0、-dを採用している。

【0032】このようにして算出されたPWM制御のデ ューティは、図9中(C)に示すように、次のディザサ イクルにおいて採用される。また、ディザ分デューティ 出力部1cは、図9中(D)に示すように、"O""+ d" "0" "-d"の順に予め設定されたデューティを 出力する。また、図9において、nはディザサイクルの 番号を示す整数である。

【0033】したがって、PWM制御のデューティに対 してディザ分デューティ出力部 1 cから出力されるデュ ーティを加算することにより、図9中(E)に示すPW Mバルス信号が得られ(この波形の上部に加算結果を示 してある)、このPWMパルス信号をPWM回路2に供 給し、PWM回路2により得られるPWMパルス電圧を 電磁比例制御弁のソレノイドに印加することにより、P WMサイクル毎に変化するとともに、ディザサイクル毎 にPWMサイクル毎の変化が変化するソレノイド駆動電 流を得ることができる。

【0034】以上から明らかなように、1ディザサイク ルを構成するPWM制御サイクルの数を変更することに 図10はこの発明の電磁弁駆動装置の他の実施態様を示 すブロック図である。との電磁弁駆動装置が図6の電磁 弁駆動装置と異なる点は、ディザ分デューティ出力部 1 cに代えて、目標駆動電流値を入力としてディザ分のデ ューティd (n+1) を算出して "0" "+d" "+2 d" "+d" "0" "-d" "-2d" "-d" "0"の順に出力するディザ分デューティ算出部1 c を採用した点のみである。

【0035】なお、このディザ分デューティ算出部1 c ~は、例えば、図6の電磁弁駆動装置のディザ分デュー 10 ティ出力部1 c と同様にして、目標駆動電流毎に最適な ディザ分のデューティを得てテーブル形式で保持してお き、目標駆動電流に応じて何れかのディザ分デューティ を参照して出力するものである。ただし、両者の関係を 表す数式を保持しておいて、目標駆動電流に応じてディ ザ分のデューティを算出して出力するものであってもよ じょう

【0036】図11は図10の電磁弁駆動装置における 電磁弁駆動方法を説明するフローチャートである。この フローチャートが図7のフローチャートと異なる点は、 ステップSP2とステップSP3との間において、駆動 電流を目標駆動電流値とする場合に最適なディザ用のデ ューティd (n+1) を算出するステップSP2 aの処 理を行う点のみである。

【0037】図12は図10の電磁弁駆動装置の各部の 信号波形を示す図である。なお、この実施態様において も、10PWM制御サイクルで1ディザサイクルを構成 し、また、ディザ用デューティ算出部1c´は、算出し たデューティdに基づいて、"0""+d""+2d" "+d" "0" "0" "-d" "-2d" "-d" "0"の順にディザ用のデューティを出力するようにし てある。

【0038】図10中(A)はPWMサイクル数を示し ており、10PWMサイクルが1ディザサイクルに相当 している。そして、図10中(B)に横線で示すよう に、各ディザサイクルの最初のPWMサイクル (図10 (A) 中で(10) 0で示されているPWMサイクル} にむいて目標駆動電流を得るためのPWM制御のデュー ティ(PD)を算出する。このデューティは、図10中 (B) において、PD (n+1)、PD (n+2)で示 40 されている。また、図10中(a)に示すように、目標 駆動電流値が変化した場合には、次のディザサイクルの 最初のPWM制御サイクルにおいて、ディザ分デューテ ィ算出部1c~によってディザ分のデューティd(n+ 1) も算出される。尚、目標電流値が変化しない場合で あっても、ディザ分のデューティの算出は行われる。 【0039】このようにして算出されたPWM制御のデ ューティおよびディザ分のデューティd (n+1)は、 図10中(C) に示すように、次のディザサイクルにお いて採用される。また、ディザ分デューティ出力部1 c 50 という特有の効果を奏する。

は算出したデューティに基づいて、図10中(D)に示 すように、"O""+d""+2d""+d""O" "O" "-d" "-2d" "-d" "O" の順にディザ 分のデューティを出力する。

10

【0040】したがって、PWM制御のデューティに対 してディザ分デューティ出力部1 cから出力されるデュ ーティを加算することにより、図10中(E)に示すP WMパルス信号が得られ(この波形の上部に加算結果を 示してある)、このPWMパルス信号をPWM回路2に 供給し、PWM回路2により得られるPWMパルス電圧 を電磁比例制御弁のソレノイドに印加することにより、 PWMサイクル毎に変化するとともに、ディザサイクル 毎にPWMサイクル毎の変化が変化するソレノイド駆動 電流を得ることができる。なお、この変化するソレノイ ド駆動電流の最も高い上部ピークと最も低い下部ピーク との差がディザ電流である。

【0041】また、図10において、nはディザサイク ルの番号を示す整数である。以上から明らかなように、 目標駆動電流値が変化した場合には、ディザ分のデュー 20 ティの絶対値も変化されるので、駆動電流の大きさに拘 らず、ディザ電流を精度よく生成することができ、スプ ールの静摩擦に起因するヒステリシス特性を一層改善し て一層正確な流量制御を達成することができる。

【0042】また、前記の何れかの実施態様の電磁弁駆 動装置において、電磁弁に通信機能を持たせておけば、 コントローラと電磁弁とを1対1で対応させる必要がな くなり、1つのコントローラで複数台の電磁弁を制御で きるので、コントローラ数の低減を達成することがで き、また、電磁弁に通信機能を持たせて、コントローラ 30 と複数の電磁弁間をシリアル接続させておけば、配線数 の低減をも達成することができ、電磁弁駆動システム全 体としての構成を簡素化できるとともに、コストダウン を達成することができる。

[0043]

【発明の効果】請求項1の発明は、駆動電流の大きさに 影響されることなく、ディザ電流波形を任意に生成する ととができ、制御流量の如何に抑らず、スプールの静摩 撩に起因するヒステリシス特性を改善して、正確な流量 制御を達成することができるという特有の効果を奏す

【0044】請求項2の発明は、オフセット用のデュー ティの算出を電磁弁の駆動の都度特別に行う必要がなく なるほか、請求項1と同様の効果を奏する。請求項3の 発明は、ディザ電流波形を精度よく生成することができ るほか、請求項1と同様の効果を奏する。請求項4の発 明は、駆動電流の大きさに影響されることなく、ディザ 電流波形を任意に生成することができ、制御流量の如何 に拘らず、スプールの静摩擦に起因するヒステリシス特 性を改善して、正確な流量制御を達成するととができる

(7)

12

【0045】請求項5の発明は、オフセット用のデューティの算出を電磁弁の駆動の都度特別に行う必要がなくなるほか、請求項4と同様の効果を奏する。請求項6の発明は、ディザ電流波形を精度よく生成することができるほか、請求項4と同様の効果を奏する。

11

【図面の簡単な説明】

【図1】電磁弁の一種である電磁比例制御弁を駆動する 従来の電磁弁駆動装置を示すブロック図である。

【図2】電磁比例制御弁の駆動電流に対する制御流量の 関係を示す図である。

【図3】電磁比例制御弁をPWM制御方式で駆動した場合におけるPWM駆動波形とソレノイド駆動電流波形とを示す図である。

【図4】電磁比例制御弁をPWM制御方式で駆動した場合におけるPWMデューティの幅とソレノイド駆動電流波形との関係を示す図である。

【図5】駆動電流の直流分にディザ電流をアナログ加算 する方式の構成を示すブロック図である。

【図6】この発明の電磁弁駆動装置の一実施態様を示す ブロック図である。

【図7】図6の電磁弁駆動装置における電磁弁駆動方法\*

\*を説明するフローチャートである。

【図8】10PWMサイクルで1ディザサイクルを構成し、前記予め設定されたデューティとして+2d、+d、0、-d、-2dを採用した場合における図6の電磁弁駆動装置の各部の波形を示す図である。

【図9】4PWM制御サイクルで1ディザサイクルを構成した場合における図6の電磁弁駆動装置の各部の信号 波形を示す図である。

【図10】この発明の電磁弁駆動装置の他の実施態様を 10 示すブロック図である。

【図11】図10の電磁弁駆動装置における電磁弁駆動 方法を説明するフローチャートである。

【図12】図10の電磁弁駆動装置の各部の信号波形を 示す図である。

【符号の説明】

20


1a PID制御部 1b PWM制御デューティ算 出部

1 c ディザ用デューティ出力部


1 c ディザ用デューティ算出部 1 d 加算部

2 PWM回路 3 電磁比例制御弁


【図1】




【図2】




【図3】




[図4]




【図5】




【図6】




【図7】




【図8】








[図10]



【図11】



【図12】

